(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-161931

(43)公開日 平成7年(1995)6月23日

(51) Int.Cl.º

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

21/822 21/28

301 R 8826-4M

8832-4M

H01L 27/04

7210-4M

27/ 10

325 J

審查請求 有

請求項の数7 OL (全 11 頁) 最終頁に続く

(21)出願番号

(22)出願日

特顧平5-302473

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

平成5年(1993)12月2日

(72)発明者 神山 聡

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】リーク電流特性を劣化させずに、容量値を増大 させるDRAMの容量素子の形成方法を提供する。

【構成】多結晶シリコン膜102を形成し、この表面に タングステン系金属膜103を形成し、容量下部電極2 Aを形成する。容量絶紋膜である酸化タンタル膜に酸化 プラズマ処理による緻密化処理を施して酸化タンタル膜 11 Aを形成する。





【特許請求の範囲】

【請求項1】 第1の金属元素を含んだ第1の導電体膜 を表面に有する容量下部電極を形成する工程と、

1

酸化タンタル膜からなる容量絶紋膜を形成する工程と、 前記酸化タンタル膜を緻密化処理する工程と、

第2の金属元素を含んだ第1の尊電体膜からなる容量上 部電極を形成する工程とを有することを特徴とする半導 体装置の製造方法。

【請求項2】 前記第1の金属元素が、タングステンも しくはモリプデンであることを特徴とする請求項1記載 10 半導体装置の製造方法。

【請求項3】 前記酸化タンタル膜の形成方法が、有機 系のタンタル原料を用いた化学気相成長法であることを 特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 前記酸化タンタル膜の緻密化処理が、酸 化ガスを用いたプラズマ処理であることを特徴とする騎 求項1記載の半導体装置の製造方法。

【請求項5】 前記酸化ガスが、酸素ガス、水分を含ん だ酸素ガスおよび亜酸化窒素ガスの少なくとも1つから なることを特徴とする請求項4記載の半導体装置の製造 20 方法。

【請求項6】 前記第2の金屆元素が、タングステン、 モリブデンもしくはチタンであることを特徴とする請求 項1記載の半導体装置の製造方法。

【 請求項7】 半球形状結晶粒に覆われた表面を有する シリコン膜パターンを形成する工程と、

前記シリコン膜パターンの表面に第1の金属元素を含ん だ第1の尊電体膜を形成し、容量下部電極を形成する工 程と、

酸化タンタル膜からなる容量絶紋膜を形成する工程と、 前記酸化タンタル膜を緻密化処理する工程と、

第2の金属元素を含んだ第1の尊電体膜からなる容量上 部電極を形成する工程とを有することを特徴とする半導 体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特に酸化タンタル膜を容量絶縁膜として用いるD RAMの容量素子の形成方法に関する。

[0002]

【従来の技術】256MピットDRAM以降の超LSI メモリデバイスの容量素子においては、単位面積当りの 容量値を大きくできる高誘電率を有した容量絶縁膜の採 用が検討されている。このような容量絶縁膜の中で、化 学気相成長法 (CVD法) による酸化タンタル膜は、比 誘電率 ε r が 2 5 ~ 3 0 と大きく、優れたステップカバ レッジ特性を有しており、さらに成膜方法が高誘電率を 有した他の絶縁強と比較して極めて容易であることなど から、多くの研究がなされている。

面図である図10を参照すると、容量絶紋膜として酸化 タンタル膜を用いた従来のDRAMのスタック型の容量 素子の製造方法は、以下のようになっている。

【0004】まず、以下の構造を形成する。 P型シリコ ン基板表面にトランジスタを形成する。このトランジス タを肩間絶縁膜47により覆う。層間絶縁膜47にトラ ンジスタのN型のソース、ドレイン領域の一方に達する コンタクト孔58を形成する。コンタクト孔58を介し てこのN型のソース、ドレイン領域に接続されるビット 線56を、層間絶緑膜47表面上に形成する。層間絶緑 膜48を形成して、このビット線56を含めて層間絶縁 膜47表面上を覆う。

【0005】このような構造のもとで、まず、層間絶縁 膜48,47を貫通して上記トランジスタのソース,ド レイン領域の他方に達するコンタクト孔57が形成され る。全面に燐がドープされた多結晶シリコン膜が形成さ れ、この多結晶シリコン膜がパターニングされて容量下 部電極2が形成される。次に、有機原料であるペンタエ トキシタンタル(Ta(OC2 H5)5) ガスと酸素と を用いた減圧気相成長法により、容量下部電極2表面上 を含めた層間絶緑膜48表面上に酸化タンタル膜11が 形成される〔図10(a)〕。次に、この酸化タンタル 膜11のリーク電流特性を改善するために酸素雰囲気で の高温熱処理が行なわれ、酸化タンタル膜11が酸化タ ンタル膜11Bになる〔図10(b)〕。この熱処理沮 度は、一般的に700~900℃である。続いて、容量 上部電極3が形成される〔図10(c)〕。この上部電 極3としては、タングステン膜等が用いられる。

[0006]

【発明が解決しようとする課題】上述した容量素子にお いては、以下に述べる問題点がある。従来の容量素子形 成工程において、容丘下部電極2を構成する多結晶シリ コン膜表面上に酸化タンタル膜11を形成し、リーク電 流特性改善のために、酸素雰囲気での高温熱処理を施す ことにより、酸化タンタル膜11を酸化タンタル膜11 Bにしている。このように形成された容量絶縁膜を有す る容量素子では、酸化シリコン膜換算膜厚(比誘電率 ε $_{\rm r}=3$. 9) にして約3 nm($C_{\rm S}=1$ 1. 5 f F/ μ m^2) の容量値しか得られない。これは、この酸素雰囲 40 気での高退熱処理により、酸化タンタル膜11Bと容量 下部電極2との界面に約2 n m程度の厚めの酸化シリコ ン膜が形成されるためである。また、酸素雰囲気での高 温熱処理を行なわない成長直後(a s−d e p o s i t e d)の酸化タンタル膜11を用いた容量素子において も、設化シリコン膜換算膜厚にして約2.5nm(Cs $=14 \text{ f F} / \mu \text{ m}^2$) 程度の容量値しか得られない。こ れは、容量下部電極2表面にもともと1 n m強の膜厚の 自然設化膜が形成されているためである。この(約2 n m程度の設化シリコン膜と酸化タンタル膜11Bとが積

40

容量素子へ適用した場合、十分な容量値は得られない。 【0007】容量下部電極2表面に形成された(およ び、さらに形成される)自然酸化膜という点に着目する ならば、容量下部電極2表面の自然酸化膜を除去した後 にこの表面を金属膜で覆うという方法が考えられるが、 リーク電流特性改善のための酸素雰囲気での高温熱処理 (酸化タンタル膜11を酸化タンタル膜11Bに変換) が高温であることから、この金属膜の表面も酸素雰囲気 にほぼ直接に晒されることになり、金属膜表面にも酸化 膜換算膜厚の低減は容易に実現しないことになる。 さら に、この高温熱処理によって、熱膨張率の相違から、こ の金属膜が剥離しやすくなるという別の問題点も生じ

3

【0008】したがって、本発明の目的は、リーク電流 特性改善のための酸化タンタル膜に対して行なう処理に 関して、比較的低温で可能な処理を提供することにな る。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 20 造方法の第1の態様は、第1の金属元素を含んだ第1の 導電体膜を表面に有する容量下部電極を形成する工程 と、酸化タンタル膜からなる容量絶縁膜を形成する工程 と、上記酸化タンタル膜を緻密化処理する工程と、第2 の金属元素を含んだ第1の尊電体膜からなる容量上部電 極を形成する工程とを有する。

【0010】好ましくは、上記第1の金属元素がタング ステンもしくはモリブデンであり、上記酸化タンタル膜 の形成方法が有機系のタンタル原料を用いた化学気相成 長法であり、上記酸化タンタル膜の緻密化処理が酸化ガ スを用いたプラズマ処理であり、上記第2の金属元素が タングステン, モリブデンもしくはチタンである。

【0011】本発明の半導体装置の製造方法の第2の態 様は、半球形状結晶粒に覆われた表面を有するシリコン 膜パターンを形成する工程と、上記シリコン膜パターン の表面に第1の金属元素を含んだ第1の導電体膜を形成 し、容量下部電極を形成する工程と、酸化タンタル膜か らなる容量絶縁膜を形成する工程と、上記酸化タンタル 膜を緻密化処理する工程と、第2の金属元素を含んだ第 1の尊電体膜からなる容量上部電極を形成する工程とを 有する。

[0012]

【実施例】次に、本発明について図面を参照して説明す る。本発明の実施例の説明に先だって、まず、本発明の 実施例が適用される半導体装置について説明する。

【0013】半導体装置の断面模式図である図1を参照 すると、本発明の一実施例が適用されるDRAMは、以 下のような構造になっている。

【0014】P型シリコン基板41表面にはNウェル4 2が形成され、Nウェル42表面には第1のPウェル4

3 a が形成され、Nウェル42周辺の表面にはN型分離 領域45が形成されている。Nウェル42を除いたP型 シリコン基板41表面には第2のPウェル43bが形成 されている。Pウェル43aとPウェル43bとは、上 記N型分離領域45とこの表面上に設けられたフィール ド酸化膜46とにより素子分離されている。

【0015】第1のPウェル43a表面上には、フィー

ルド酸化膜46により素子分離された活性領域にメモリ セルを構成するそれぞれのトランジスタ50が形成され 金属膜が形成される。この結果、実効的な酸化シリコン 10 ている。図4では、一対のメモリセルのみを図示してあ る。それぞれのトランジスタ50は、Pウェル43a表 面に設けられたN型のソース・ドレイン領域51a,5 1bと、Pウェル43a表面上に設けられたゲート絶縁 膜52と、ゲート絶緑膜52を介してPウェル43a表 面上に設けられた多結晶シリコン膜53およびシリサイ ド膜54が積層してなるゲート電極55とから構成され ている。これらのトランジスタ50は、第1の層間絶緑 膜47により覆われている。この層間絶縁膜47には、 一対のトランジスタ50が共有する(一方の)ソース・ ドレイン領域 5 1 a に達するコンタクト孔 5 8 が設けら れている。屑間絶緑膜47表面上に設けられたビット線 56は、このコンタクト孔58を介して、上記ソース・ ドレイン領域51aに接続されている。

【0016】このビット線56は第2の層間絶縁膜48 により覆われている。この層間絶縁膜48の上には、

(点線で囲んだ) 容量素子部70が設けられている。す なわち、本実施例によるスタック型の容量素子は、容量 下部電極2Aと、容量絶縁膜としての酸化タンタル膜1 1 Aと、容量上部電極3とから構成されている。層間絶 緑膜48,47を貫通して一対のトランジスタ50のそ れぞれの(他方の)N型のソース・ドレイン領域51b に達するコンタクト孔57を介して、一対の容量下部電 極2Aは、それぞれのソース・ドレイン領域51bに接 続されている。また、上記容量上部電極3は、一対のメ モリセルのそれぞれの容量素子に共通して連続的に形成 されている。この容量上部電極3は第2の層間絶縁膜4 8表面上に延在し、上層配線と接続するための取り出し 部分となる容量上部電極3aが設けられている。

【0017】上記容量素子部70は、第3の層間絶縁膜 49により覆われている。層間絶縁膜49に設けられた コンタクト孔67を介して、層間絶縁膜49表面上に設 けられた複数のアルミ電極71のうちの1つのアルミ電 極71aは、上記容量上部電極3aに接続されている。 このアルミ電極71aは接地電位等の固定電位になって いる。コンタクト孔67の側面および底面は窒化チタン 膜72に覆われ、コンタクト孔67はタングステン膜7 3により充填されている。また、アルミ電極71等の底 面にも室化チタン膜72が設けられている。

【0018】一方、記憶装置の周辺回路を構成するトラ 50 ンジスタ60は、Pウェル43b表面に設けられたN型 のソース・ドレイン領域51と、Pウェル43b表面上 に設けられたゲート絶縁膜52と、ゲート絶縁膜52を 介して P ウェル 4 3 b 表面上に設けられた多結晶シリコ ン膜53およびシリサイド膜54が積層してなるゲート 電極55とから構成されている。ソース・ドレイン領域 51の一方に、層間絶縁膜49,48,47を通して設 けられたコンタクト孔68を介して、アルミ電極71b が接続されている。このコンタクト孔68も、上記コン タクト孔67と同様に、側面および底面は窒化チタン膜 **72に覆われ、タングステン膜73により充填されてい 10** る。同様に、周辺回路の他のトランジスタ60のゲート 電極55は、コンタクト孔を介してアルミ電極71cに 接続されている。

【0019】次に、本発明の第1の実施例について説明 する。

【0020】半導体装置の製造工程の断面図であり、図 1の容量素子部70の部分拡大断面図である図2と、化 学気相成長装置の断面模式図である図3とを参照する と、本発明の第1の実施例は、以下のようになってい

【0021】まず、第2の層間絶縁膜48を形成し、層 間絶縁膜48,47を貫通するコンタクト孔57を形成 する。その後、化学気相成長(CVD)法により多結晶 シリコン膜を堆積し、この多結晶シリコン膜に燐をドー プした後、パターニングを行ない多結晶シリコン膜10 2を形成する〔図 2 (a)〕。なお、コンタクト孔 5 7 内を充填する材料としては、多結晶シリコン膜102を 形成するために形成された燐がドープされた多結晶シリ コン膜でもよいが、予じめ別途形成するN型の多結晶シ リコン膜、もしくはタングステン膜等でもよい。

【0022】次に、この多結晶シリコン膜102表面の 自然酸化膜を希釈弗酸により除去した後、タングステン 系金属膜103を多結晶シリコン膜102表面に形成 し、これら多結晶シリコン膜102およびタングステン 系金属膜103からなる容量下部電極2Aを形成する [図2 (b)]。上記タングステン系金属膜103とし ては、タングステン膜、タングステンシリサイド膜およ び室化タングステン膜の少なくとも1つを含んでいる。 なお、タングステン系金属膜103の代りにモリブデン 少なくとも1つを含んだモリブデン系金属膜でもよく、 さらにはタングステン系金属膜とモリブデン系金属膜と の積層膜でもよい。

【0023】次に、この容量下部電極2A表面上を含め た層間絶縁膜48表面上に、酸化タンタル膜(図示せ ず)をCVD法により堆積する。

【0024】この酸化タンタル膜の形成には、図3に示 す該圧化学気相成長(L P C V D)装置を使用する。原 料ガスとしては、ペンタエトキシタンタル(Ta(OC $_{2}$ $_{15}$ $_{1$

ンタルガスは、ペンタエトキシタンタルがヒータ14に より気化室15内で気化され、キャリアガスアルゴンの 導入管23によりバルブ22cを通して送られてきたキ ャリアガスであるアルゴンガスにより、バブル22dを 通して、半導体ウェハ18を搭載した基板ホルダ17を **載置した反応炉19へ導入される。同時に、酸素ガス**

6

が、酸素ガスの導入管12からバルブ22bを通して反 応炉19へ導入される。反応室19はヒータ16により 熱せられており、導入された有機タンタルガスと酸素ガ スとが化学気相反応を起し、半導体ウェハ18表面に酸 化タンタル膜が堆積する。成長条件としては、気化室1 5の加熱温度が30~200℃、キャリアガスとしての アルゴンガスの流址が10~1000sccm,酸素ガ

スの流量が $0.1 \sim 20$ S L M, 圧力が 1.3×10^2 ~ 1 . 3×10^4 Paで行なうのが適している。この反 応室19には、上記導入管12,23の他にアルゴンガ スの導入管13が接続され、バルブ22aを介してアル ゴンガスが導入される。また、この反応室には、排気口 21を有する真空ポンプ20が接続されている。

【0025】上記酸化タンタンル膜が堆積された後、こ の酸化タンタル膜が緻密化処理されて酸化タンタル膜1 1 Aが形成される [図2(c)]。この処理は、酸化ガ スを用いたプラズマ処理であり、酸化ガスとしては酸素 ガス,水分を含んだ酸素ガスもしくは亜酸化窒素(N2 O) ガスである。また、この処理温度は、室温~300 ℃程度が好ましい。水分を含んだ酸素ガスの場合には、 この水分の添加量が1~1000ppmの範囲であるこ とが好ましい。

【0026】続いて、全面に窒化チタン膜(図示せず) 30 を堆積し、この窒化チタン膜(および酸化タンタル膜1 1A)をパターニングする。さらに、窒化処理が行なわ れ、窒化チタン膜からなる容量上部電極3が形成される [図2(d)]。この窒化処理は、アンモニアガスを用 いたプラズマ処理である。この条件は、温度が室温~6 00℃, 圧力が1. 3×10² ~1. 3×10⁴ Pa, パワーが50~500Wあるのが適している。ガスとし ては、アンモニアガスの他に窒素ガスあるいは亜酸化窒 素 (N2 O) ガスを用いてもよい。

【0027】なお、本実施例では容址上部電極3として 膜、モリブデンシリサイド膜および窒化モリブデン膜の 40 窒化チタン膜を用いたが、本発明はこれに限定されるも のではなく、タングステン膜、モリブデン膜、窒化チタ ン膜を最下層にした積層膜,窒化タングステン膜あるい は窒化モリブデン膜を最下層にした積層膜等でもよい。 【0028】その後、第3の層間絶縁膜49の堆積およ びリフロー、コンタクト孔67,68等の形成およびコ ンタクト燐拡散層の形成、アルミ電極 7 1, 7 1 a, 7 1b,71c等の形成(図1参照)が行なわれ、DRA Mが完成する。容量素子部70が形成された後の高温熱 処理としては、層間絶縁膜49のリフロー、コンタクト 化処理等があり、700~850℃程度である。

【0029】なお、これらの高温熱処理に際しては、上 記容量下部電極2Aを構成するタングステン系金属膜1 03表面が緻密化された酸化タンタル膜11A(および 容量上部電極3, 層間絶縁膜49等)により覆われてい るため、このタングステン系金属膜103表面に酸化金 屆膜等が形成されることはない。さらにこのために、タ ングステン系金属膜103が剥離されるこのも避けられ る。

【0030】リーク電流特性のグラフである図4を参照 10 すると、上記第1の実施例による容量素子では、酸化プ ラズマ処理温度の上昇に伴ない、リーク電流密度Jは著 しく減少する。これは、成膜直後の酸化タンタル膜中に 含まれる水分やカーボンが処理温度の増加に伴ない外方 拡散し、さらに酸化タンタル膜中の酸素空孔が酸素プラ ズマ処理によるイオンボンバードにより埋められ、この 膜が緻密化する (酸化タンタル膜11Aとなる) ためと 考えられる。

【0031】酸化シリコン膜換算膜厚 t eqの酸化プラズ マ処理温度依存性をを示す図 5 を参照すると、上記第 1 の実施例による容量素子の容量絶縁膜の酸化シリコン膜 換算膜厚は、以下のようになっている。タングステン系 金属膜103がタングステン膜からなる場合、 teq≒ 1. 6 n m である。タングステン系金属膜103がタン グステンシリサイド膜からなる場合、 teq≒2nmであ る。これに対して、従来のように容量下部電極が多結晶 シリコン膜のみからなる場合、 teq≒3 nmである。こ のことから、本実施例の採用により、容品絶縁膜の実効 膜厚の薄膜化が実現することが明らかになる。なお、タ ングステン系金属膜103がタングステンシリサイ.ド膜 からなる場合の方が薄膜化の度合が低いのは、シリサイ ド中のシリコンが酸化されるためである。また、いずれ の場合でも、酸化プラズマ処理温度が300℃より高く なると、タングステン系金属膜103表面の酸化が顕在 化する。

【0032】半導体装置の製造工程の断面図であり、図 1の容量素子部70に対応する部分の部分拡大断面図で ある図6を参照すると、本発明の第2の実施例は、以下 のようになっている。

層間絶縁膜48を形成し、層間絶縁膜48,47を貫通 するコンタクト孔57を形成する。その後、CVD法に より燐がドープされた非晶質シリコン膜を堆積し、この 非晶質シリコン膜のパターニングを行ない非晶質シリコ ン膜112を形成する〔図6(a)〕。なお、コンタク ト孔57内を充填する材料としては、非晶質シリコン膜 112を形成するために形成された燐がドープされた非 晶質シリコン膜でもよいが、予じめ別途形成するN型の 多結晶シリコン膜、もしくはタングステン膜等でもよ ۱١_e

8

【0034】次に、この非晶質シリコン膜112表面の 自然酸化膜を希釈弗酸により除去した後、ジシラン(S i 2 H6) ガスを用いた分子線照射により、非晶質シリ コン膜112表面を粗面シリコン(半球形状シリコン結 **晶粒(HSG)を有した表面)に変換し、非晶質シリコ** ン膜112aを形成する。続いて、非晶質シリコン膜1 1 2 a 表面に、窒化チタン膜とタングステン膜とが積層 されてなる膜を形成し、これをパターニングして尊電体 膜113を形成する。本実施例における容量下部電極2 Aは、これら非晶質シリコン膜112aおよび尊電体膜 113からなる〔図6(b)〕。なお、上記導電体膜 1 13の膜厚は、100 n m以下であることが好ましい。 これは、HSGの粒径が一般的に20~200mmの範 囲で制御されるため、導電体膜の膜厚が100mm以上 になると粗面状態が維持されず、表面積増大の効果が低 減されるためである。

【0035】本実施例では、導電体膜113として窒化 チタン膜とタングステン膜との積層膜を採用したが、本 発明はこれに限定されるものではない。導電体膜113 としては、窒化チタン膜にモリブデン膜、タングステン シリサイド膜,モリブデンシリサイド膜等を積層した膜 でもよく、窒化タングステン膜,窒化モリブデン膜等に タングステン膜やこれらモリブデン膜、タングステンシ リサイド膜,モリブデンシリサイド膜等を積屑した膜で もよい。

【0036】次に、上記第1の実施例と同様に、緻密化 された酸化タンタル膜11Aを形成し〔図6(c)〕、 容量上部電極3を形成する〔図6(d)〕。以降の工程 も、上記第1の実施例と同様である。

【0037】単位面積当たりの容量値のグラフである図 7を参照すると、上記第2の実施例による容量値は、上 記第1の実施例による容量値,従来の多結晶シリコン膜 のみからなる容量下部電極を有した容量素子の容量値お よび従来のHSG構造を有した非晶質シリコン膜からな る容量下部電極を有した容量素子の容量値に対して、そ れぞれ1.6倍,2.6倍および1.8倍となる。本実 施例では、HSGの採用により、容量下部電極2Aの実 効表面積が増大したためである。

【0038】スタック型容量素子の高さhに対する1セ 【0033】まず、上記第1の実施例と同様に、第2の 40 ル当たりの容量値の変化を示すグラフである図8を参照 すると、1 セルのセル面積が 0 . 2 4 μ m² (1 G ビッ トDRAMのセル面積に相当する), teq=1.6 nm の場合、上記第2の実施例は、上記第1の実施例の約 4倍の容量値が得られる。例えば、本実施例では h = 0. 6 µ mのとき、単位面積当たりの容量値は3 0 f Fとなる。

> 【0039】リーク電流特性のグラフである図9を参照 すると、上記第2の実施例による容量素子のリーク電流 密度 J は、上記第 1 の実施例による容量素子のリーク電 50 流密度」とほとんど同じである。すなわち、本実施例

は、上記第1の実施例と同程度のリーク電流特性を有 し、さらに上記第1の実施例より大きな値の容量値を有 する。

Q

[0040]

【発明の効果】以上説明したように本発明の半導体装置 の製造方法によると、DRAMの容量素子のリーク電流 特性を劣化させることなく、DRAMの容量素子の容量 値を増大させることができる。さらに、本発明による と、容量下部電極表面を構成する第1の導電体膜が、後 工程において剥離されずにすむ。

【図面の簡単な説明】

【図1】本発明を適用するDRAMの素子構造を示す断 面模式図である。

【図2】本発明の第1の実施例の製造工程の断面図であ り、図1における容量素子部70の部分の部分拡大断面 図である。

【図3】上記第1の実施例に使用するCVD装置の断面 模式図である。

【図4】上記第1の実施例の効果を説明するための図で あり、容量素子のリーク電流特性を示すグラフである。

【図5】上記第1の実施例の効果を説明するための図で あり、容量素子の容量絶縁膜の酸化シリコン膜換算膜厚 を示すグラフである。

【図6】本発明の第2の実施例の製造工程の断面図であ り、図1における容量素子部70に対応する部分の部分 拡大断面図である。

【図7】上記第2の実施例の効果を説明するための図で あり、容量素子の容量値を示すグラフである。

【図8】上記第2の実施例の効果を説明するための図で あり、スタック型容量素子の高さに対する1セル当たり 30 72 窒化チタン膜 の容量値の変化を示すグラフである。

【図9】上記第2の実施例の効果を説明するための図で あり、容量素子のリーク電流特性を示すグラフである。

【図10】従来の半導体装置の製造工程の断面図であ る。

【符号の説明】

容量下部電極 2, 2A, 2B

3,3a 容量上部電極

酸化タンタル膜 11, 11A, 11B

10

12, 13, 23 導入管

14, 16 ヒータ

15 気化室

基板ホルダ 1 7

半導体ウェハ 18

10 19 反応室

> 真空ポンプ 2.0

排気口 2 1

 $22a\sim22d$ バルブ

P型シリコン基板 4 1

42 Nウェル

43a, 43b Pウェル

N型分離領域 45

フィールド酸化膜

47, 48, 49 層間絶縁膜

トランジスタ *20* 50, 60

51, 51a, 51b N型のソース・ドレイン領域

ゲート絶縁膜 5 2

多結晶シリコン膜 53, 102

シリサイド膜 54

55 ゲート電極

ビット線 56

57, 58, 67, 68 コンタクト孔

70 容量素子部

アルミ電極 $71, 71a \sim 71c$


73 タングステン膜


103 タングステン系金属膜

非晶質シリコン膜 112, 112a


113 導電体膜


【図3】







【図6】












【図8】




【図7】



【図9】



【図10】



【手続補正書】

【提出日】平成6年11月21日

【手続補正1】

【補正対象咨類名】明細咨

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 第1の尊電体膜を表面に有する容量下部 電極を形成する工程と、

酸化タンタル膜からなる容量絶縁膜を形成する工程と、 前記酸化タンタル膜を緻密化処理する工程と、

第2の尊電体膜からなる容量上部電極を形成する工程と を有することを特徴とする半導体装置の製造方法。

【請求項2】 前記第1の尊電体膜が、タングステン、 モリプデン、もしくはチタン、あるいは窒化タングステン、窒化モリプデンもしくは窒化チタン、あるいはタン グステンシリサイド、モリプデンシリサイド、もしくは チタンシリサイド、あるいはこれら尊電体膜が多層構造 からなることを特徴とする請求項1記載の半導体装置の 製造方法。

【請求項3】 前記設化タンタル膜の形成方法が、有機系のタンタル原料を用いた化学気相成長法であることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 前記設化タンタル膜の磁密化処理が、酸

化ガスを用いたプラズマ処理であることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項5】 前記酸化ガスが、酸素ガス、水分を含んだ酸素ガスおよび亜酸化窒素ガスの少なくとも1つからなることを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 前記第2の尊電体膜が、タングステン、モリプデン、もしくはチタン、あるいは窒化タングステン、窒化モリプデンもしくは窒化チタン、あるいはタングステンシリサイド、モリブデンシリサイド、もしくはチタンシリサイド、あるいはこれら尊電体膜が多層構造からなることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項7】 半球形状結晶粒に覆われた表面を有するシリコン膜パターンを形成する工程と、

前記シリコン膜パターンの表面に第1の尊電体膜を形成 し、容量下部電極を形成する工程と、

酸化タンタル膜からなる容量絶線膜を形成する工程と、 前記酸化タンタル膜を緻密化処理する工程と、

第2の尊電体膜からなる容量上部電極を形成する I 程と を有することを特徴とする半導体装置の製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】好ましくは、上記第1の尊電体膜がタングステン、モリブデンもしくはチタン、あるいは窒化タングステン、窒化モリブデンもしくは窒化チタン、あるいはりングステンシリサイド、モリブデンシリサイド、もしくはチタンシリサイドあるいはこれら尊電体膜が多層構造から形成されており、上記酸化タンタル膜の形成方法が有機系のタンタル膜の緻密化処理が酸化ガスを用いたプラズマ処理であり、上記第2の尊電体膜がタングステン、モリブデンもしくはチタン、あるいは窒化タングステン、電化モリブデンもしくは窒化チタン、あるいはタングステンシリサイド、モリブデンシリサイド、モリブデンシリサイド、もしくはチタンシリサイドあるいはこれら導体膜が多層構造から形成されている。

【手続補正3】

【補正対象告類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】本発明の半導体装置の製造方法の第2の態様は、半球形状結晶粒に覆われた表面を有するシリコン膜パターンを形成する工程と、上記シリコン膜パターンの表面に第1の導電体膜を形成し、容量下部電極を形成する工程と、酸化タンタル膜からなる容量絶縁膜を形成する工程と、上記酸化タンタル膜を緻密化処理する工程と、第2の導電体膜からなる容量上部電極を形成する工程とを有する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】次に、この多結晶シリコン膜102表面の自然酸化膜を希釈弗酸により除去した後、タングステン系金属膜103を多結晶シリコン膜102表面に形成し、これら多結晶シリコン膜102およびタングステン系金属膜103からなる容量下部電極2Aを形成する[図2(b)]。上記タングステン系金属膜103としては、タングステン膜、タングステンシリサイド膜および窒化タングステン膜の少なくとも1つを含んでいる。なお、タングステン系金属膜103の代りにモリブデン膜、モリブデンシリサイド膜および空化モリブデン膜の少なくとも1つを含んだモリブデン系金属膜あるいはチ

タン膜、チタンシリサイド膜および室化チタン膜の少なくとも1つを含んだチタン系金属膜でもよく、さらには これら尊電体膜の積層膜でもよい。

【手続補正5】

【補正対象咨類名】明細書

【補正対象項目名】 0026

【補正方法】変更

【補正内容】

【0026】続いて、第2の章電体膜として全面に蜜化チタン膜(図示せず)を堆積し、この蜜化チタン膜(および酸化タンタル膜11A)をパターニングする。さらに、蜜化処理が行なわれ、蜜化チタン膜からなる容量上部電極3が形成される〔図2(d)]。この蜜化処理は、アンモニアガスを用いたプラズマ処理である。この条件は、温度が室温~600℃,圧力が1.3×10 2 ~1.3×10 4 Pa,パワーが50~500Wあるのが適している。ガスとしては、アンモニアガスの他に窒素ガスあるいは亜酸化窒素(N_2 0)ガスを用いてもよい。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0027

【補正方法】変更

【補正内容】

【0027】なお、本実施例では第2の尊電体膜である容量上部電極3として窒化チタン膜を用いたが、本発明はこれに限定されるものではなく、タングステン、モリブデン、もしくチタン、あるいは窒化タングステン、窒化モリブデン、あるいはタングステンシリサイド、モリブデンシリサイドもしくはチタンシリサイド、あるいはこれら尊電体膜が多層構造から形成されていてもよい。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0035

【補正方法】変更

【補正内容】

【0035】本実施例では、草電体膜113として窒化チタン膜とタングステン膜との積層膜を採用したが、本発明はこれに限定されるものではない。草電体膜113としては、タングステン、モリブデンもしくはチタン、あるいは窒化タングステン、窒化モリブデン、もしくは窒化チタン、あるいはタングステンシリサイド、モリブデンシリサイド、もしくはチタンシリサイド、あるいはこれら草電体膜が多層構造からなるものでもよい。

フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 F I X 7352-4M

技術表示箇所

HO1L 21/316 21/8242

27/108